芯片的晶圆级封装制程

晶圆级封装或 WLP，是一种在晶圆级执行的 IC 封装手艺。这意味着封装是在整个晶圆上举行的，只有在封装完成后才华切割晶圆。在晶圆级封装中，组装中使用的组件（例如凸块）应用于晶圆预切割，例如在晶圆级。在古板的半导体制造中，晶圆首先被切割成单独的裸片，然后组装成半导体封装，如 QFN 或 BGA。

图 1：晶圆级封装

除了体积小和本钱低的优势外，晶圆级封装还提供晶圆级晶圆制造、测试的集成，从而实现更精简的制造历程，简化器件从硅基到制品交付的历程客户产品。

晶圆级封装也称为芯片级封装 (CSP)，主要分为两种封装类型：扇入型和扇出型。

图 2：扇入和扇出封装类型。扇入 (WLCSP) 实质上是一个凸块芯片

在晶圆级封装泛起之前，使用导线将芯片毗连到基板，从芯片的边沿到基板上响应的引脚/焊盘，这一历程称为引线键合。引线键合有两个主要问题：电气性能低，因此不适合高性能和高频应用，以及每个芯片的引线数目限制，从而对相关芯片的数据传输能力造成很大障碍。

随着时间的推移和摩尔定律的影响越来越显着，电路一直缩小和缩小，这使得电线变得更细和更长，从而爆发了更多的问题，例如铺张功率和时序滞后。这导致不可阻止地过渡到倒装芯片封装，这解决了使用引线键合引起的许多功效障碍。倒装芯片制造手艺包括用整个晶圆顶外貌的焊料凸块（称为焊盘或互连点）取代导线，从面积的角度来看，会增添电气毗连的密度。切割晶圆后，芯片被翻转并通过凸块或铜柱附着到基板上。

晶圆级封装，有时称为WLCSP（晶圆级芯片级封装），是现在市场上可用的最小封装手艺，由 OSAT（外包半导体组装和测试）公司提供， 真正的 WLP 封装虽然是由晶圆和RDL（再漫衍层）、中介层或 I/O 间距形成的，所有这些都用于重新排列管芯的引脚/触点，以便疏散开并足够大以提供更好和更容易处置惩罚。

晶圆级封装的类型

WLP 主要可分为两大类：扇入 WLP（FIWLP 或 WLCSP）和扇出 WLP（FOWLP 或 eWLB）。两者之间的区别在于插入器级别。在 FIWLP 的情形下，内插器与裸片尺寸相同，而在 FOWLP 封装中，内插器比裸片大，类似于古板的 BGA 封装。

FOWLP 和 FIWLP 与 BGA 封装的区别在于，在 WLP 封装的情形下，内插器直接应用在晶圆上，而不是使用倒装芯片手艺，其中 BGA 芯片毗连并回流到内插器。在 FIWLP 和 FOWLP 封装中，芯片和内插器可以封装在
；ぶ柿现，例如环氧树脂或耐热塑料。

图 3：WLP 侧面结构图

晶圆级封装的用途和利益

由于 I/O 需求一直增添，并且需要越来越大的互连密度。这爆发了 RDL（重新漫衍层），它通过导电金属迹线重新路由芯片的毗连。

RDL 也很有用，由于它使 WLP 封装能够包括具有差别功效的差别芯片，这成为系统级封装，简称 SiP。这些封装系统经常用于移动装备市场，由于它们可以做得很是紧凑以顺应空间限制，并且它们还将所有需要的功效打包到一个结构中。

使用 WLP 要领的另一个利益是能够笔直堆叠芯片和/或水平平铺芯片。这导致了 2.5D 和 3D IC 的生长，它们使用 FOWLP 手艺和/或 TSV 来毗连多层麋集水平互连（由铜制成），并以更低的功耗确保更高的带宽。

当只使用TSV时，我们说IC在制造历程中使用2.5D空间排列，简称2.5D IC。当我们添加多个芯片并将它们堆叠在一起时，我们需要用凸点和/或 RDL（若是需要）将它们毗连起来，这会建设一个重大的 3D 结构，因此将此类 IC 命名为 3D IC。

这项新手艺被用于效劳器领域、图像传感器、游戏机、高端超等盘算、人工智能和 IoT（物联网）装备。由于业界尚未对 WLP 要领举行标准化，因此可以思量多种差别的可用计划。该决议归结为装备制造商对可靠性、本钱、功耗、性能甚至形状因素施加的特定主要性。

以上是关于芯片制造为什么用单晶硅片作衬底的相关内容，希望能您你有所资助！

想要相识关于芯片半导体洗濯的相关内容，请会见我们的“芯片半导体洗濯”专题相知趣关产品与应用 ！

尊龙凯时科技是一家电子水基洗濯剂 环保洗濯剂生产制造商,其产品笼罩电子加工历程整个领域
＝哟褂尊龙凯时科技水基洗濯剂产品！