高性能盘算、人工智能、5G 通讯、数据中心和云计 算的快速生长使芯片的手艺节点一直向前推进，单颗 芯片上集成的晶体管数目已凌驾百亿级
。与此同时， 将更多功效集成在单颗芯片的难度一直增大，设计与 制造的本钱一直上升
。与 90 nm 手艺节点相比，3 nm手艺节点的投资本钱增添了 35~40 倍，仅英特尔 （Intel）、台积电（TSMC）和三星（Samsung）3 家头部企 业加入其中
。5 nm 手艺节点的设计本钱凌驾 5 亿美 金，约是 28 nm 的 10 倍
。为解决上述问题，泛起了 Chiplet 看法
。

Chiplet 作为一种设计看法，指将单颗集成重大功 能的片上系统级芯片（SoC）离散成多颗特定功效的小 芯片（Chiplet，又称“芯粒”），再接纳封装手艺将其整合 在一起，组成多功效的异构系统级封装（SiP），以一连 提高器件算力，缩短产品开发周期，提升产品良率，降 低整体本钱
。

高端性能封装的结构
高端性能封装主要以追求最优化盘算性能为目的，其结构主要以 UHD FO、2.5D 和 3D 先进封装为 主
。在上述封装结构中，决议封装形式的主要因素为 价钱、封装密度和性能等
。 

由 TSMC 在先进封装上的主要营业可知，推动高 端性能封装的主要项目为高性能盘算与高带宽存储， 其代表结构为基于硅转接板的芯片在晶圆基板上的 封装（CoWoS@-S），是一种典范的 2.5D 封装结构
。该 结构将处置惩罚芯片和存储芯片平铺在硅转接板上，接纳 线宽 / 线间距为 0.4 μm /0.4 μm 的金属布线将其互 连
。TSMC 突破光罩对硅转接板面积的限制，连系集成 芯片的数目，制订了其在 2.5D 封装上的生长蹊径
。 Intel 和 Samsung 在 2.5D 封装上，也具有类似的封装结构
。关于 2.5D 封装而言，硅转接板可提供亚微米 级高密度布线，能够显著提升多芯片的组装密度
。随 着高带宽存储芯片的数据传输效率逐步提升，接纳 2.5D 封装毗连存储芯片和处置惩罚器芯片将成为主流的 选择
。然而，硅转接板接纳前道晶圆制造的装备和工 艺，制作成内情对腾贵
。为此，一些企业在 FO 封装的 基础上进一步深耕，开发出多样化的结构，以知足一 些稍低端产品的需求
。

FO 通过晶圆重构手艺，将多颗相同或差别的芯 片无邪组合起来，以实现多芯片集成的目的
。在此基 础上，FO 接纳高密度布线有机层、硅桥和高速基板等 来提升器件的性能，衍生出了 2D、2.1D、2.2D 和 2.3D 封装结构，以实现超高密度 I/O 的毗连
。由于 FO 主要接纳高分子质料来制造芯片间的微米级布线，其 自身的线宽 / 间距的尺寸极限也相对显着
。为进一步 缩小 FO 封装的布线尺寸，新的装备与质料有待开发， 同时，封装本钱也将大大提高
。因此，FO 封装主要应 用在性能相对较低的存储器与处置惩罚器芯片上
。 

在高端性能封装中，处置惩罚芯片和存储芯片对高带 宽、低延迟有严酷的要求，3D 封装是最理想的计划
。目 前，常见的 3D 封装结构为存储芯片间笔直互连以及 存储芯片与逻辑芯片间的毗连
。在上述结构中，除采 用微凸点的芯片堆叠（C2C）和晶圆上芯片（C2W）工艺 外，基于硅通孔和混淆键合（HB）的无凸点工艺实现了 异构异质芯片间的最短距离互连，将器件性能提至最 优，其投资本钱也最高
。预计在 2023 年，TSMC 采 用 HB 的集成芯片系统封装（SoIC）将率先实现量产
。 

随着高端性能封装手艺的生长，差别维度封装结 构间的界线将变得模糊，将其荟萃成一个系统的 SiP 会变得普遍，图 1 为集成多维度封装的 SiP 结构示意 图
。例如 Intel 的最新产品 Ponte Vecchio 集成了嵌入 式多芯片互连桥接手艺（EMIB）和逻辑晶圆 3D 堆叠 手艺（Foveros）；TSMC 的 SoIC 也可与 CoWoS 和集成扇出型叠层封装（InFO-PoP）相连系并配合使用
。上述 结构可以实现器件对性能的极致追求，同时，多颗处 理芯片的集成也为器件的热耗散带来重大挑战
。 

先进封装芯片洗濯剂：

先进封装产品芯片焊后封装前，基板载板焊盘上的污染物有多种，可归纳为离子型和非离子型两大类
。离子型污染物接触到情形中的湿气，通电后爆发电化学迁徙，形成树枝状结构体，造成低电阻通路，破损了电路板功效
。非离子型污染物可穿透PC B 的绝缘层，在PCB板表层下生长枝晶
。除了离子型和非离子型污染物，尚有粒状污染物，例如焊料球、焊料槽内的浮点、灰尘、灰尘等，这些污染物会导致焊点质量降低、焊接时焊点拉尖、爆发气孔、短路等等多种不良征象
。

这么多污染物，究竟哪些才是最备受关注的呢？助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中，它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种因素，焊后必定保存热改性天生物，这些物质在所有污染物中的占有主导，从产品失效情形来而言，焊后剩余物是影响产品质量最主要的影响因素，离子型残留物易引起电迁徙使绝缘电阻下降，松香树脂残留物易吸附灰尘或杂质引发接触电阻增大，严重者导致开路失效，因此焊后必需举行严酷的洗濯，才华包管电路板的质量
。

针对先进封装产品芯片焊后封装前，基板载板焊盘、电子制程细密焊后洗濯的差别要求，尊龙凯时科技在水基洗濯方面有较量富厚的履历，关于有着低外貌张力、低离子残留、配合差别洗濯工艺使用的情形，自主开发了较为完整的水基系列产品，细腻化对应涵盖从半导体封装到PCBA组件终端，包括有水基洗濯剂和半水基洗濯剂，碱性水基洗濯剂和中性水基洗濯剂等
。详细体现在，在一律的洗濯力的情形下，尊龙凯时科技的兼容性较佳，兼容的质料更为普遍；在一律的兼容性下，尊龙凯时科技的洗濯剂洗濯的锡膏种类更多（测试过的锡膏品种有ALPHA、SMIC、INDIUM、SUPER-FLEX、URA、TONGFANG、JISSYU、HANDA、OFT、WTO等品牌；测试过的焊料合金包括SAC305、SAC307、6337、925等差别因素），洗濯速率更快，离子残留低、清洁度更好
。