我们来对台积电（TSMC）两大焦点先进封装手艺——CoWoS和InFO举行详细的剖析和比照
。

这两种手艺是台积电从一家纯晶圆制造厂（Foundry）转型为“晶圆制造与封装效劳提供商”的要害，开启了“后摩尔定律”时代，通过封装手艺来一连提升芯片性能
。

焦点看法：什么是先进封装？

古板封装（Package）是将制造好的芯片（Die）放入封装基板，用引线键合（Wire Bonding）的方法毗连引脚，主要起；ぁ⑴连和散热的作用
。

先进封装（Advanced Packaging） 则更着重于：

1. 提升互联密度：用更短、更麋集的互连（如硅通孔TSV、再布线层RDL）替换长引线，显著镌汰延迟和功耗
   。

2. 异质集成（Heterogeneous Integration）：将差别工艺节点、差别功效、甚至差别材质的芯片（如CPU、GPU、HBM、射频芯片等）集成在一个封装内，实现类似单芯片的性能
   。

3. 缩小整体尺寸：尤其关于移动装备，在提升性能的同时坚持小巧形状
   。

一、CoWoS (Chip on Wafer on Substrate)

CoWoS是台积电2.5D先进封装手艺的旗舰和开创者，最初为NVIDIA的GPU和AMD的处置惩罚器与高带宽内存（HBM）集成而开发
。

1. 工艺特点

CoWoS的焦点是在芯片和封装基板之间插入一个“硅中介层（Silicon Interposer）”
。这其中介层是CoWoS手艺的精髓
。

• 结构剖析：

• Chip (Die): 盘算芯片，如CPU、GPU、ASIC等
  。

• Wafer (Interposer): 硅中介层
  。这是一片经由特殊加工的硅片，上面制作有高密度的互连线（Micro Wiring）和硅通孔（TSV - Through-Silicon Via）
  。

• Substrate: 古板的有机封装基板，毗连中介层和PCB主板
  。

• 要害工艺办法：

1. 制造硅中介层：在硅晶圆上使用前道半导体工艺（光刻、刻蚀、沉积）制作出极其细腻的金属互连层（线宽/线距可达亚微米级别）
   。

2. 加工TSV：在中介层上刻蚀出通孔并填充导电质料（如铜），这是毗连上下层的笔直通道
   。

3. Chip on Wafer (CoW)：将多个预先制造好的芯片（如GPU Die和HBM Die）通过微凸块（Microbump） 以超高精度倒装焊（Flip-Chip）的方法键合到硅中介层上
   。这一步是在晶圆（Wafer）级别完成的
   。

4. 封装与测试：将键合好芯片的整其中介层切割成单个单位，然后通过更大的焊料凸块（C4 Bump） 倒装焊到有机封装基板上
   。

5. 最终封装：加盖、注塑成型、装置散热器等，完成最终封装
   。

2. 手艺优势

• 极高的互联密度和带宽：硅中介层上的线路可以做得像芯片内部一样细腻，远超任何有机基板的能力
  。这使得多个芯片（如逻辑芯片和HBM）之间可以实现数千条超短距离、低功耗的互连，提供极高的带宽（这也是HBM得以实现的基
  。
  。

• 优异的热性能和信号完整性：硅的热膨胀系数（CTE）与芯片自己很是靠近，镌汰了热应力
  。硅中介层的屏障作用也改善了信号完整性
  。

• 强盛的异质集成能力：可以集成来自差别晶圆厂、差别工艺节点的芯片
  。

3. 应用场景

• 高性能盘算（HPC）：NVIDIA的A100、H100系列GPU；AMD的MI系列加速卡；NVIDIA的Blackwell架构B200 GPU
  。

• 人工智能（AI）/机械学习（ML）加速器：Google的TPU、Xilinx（AMD）的FPGA等
  。

• 高端网络芯片：需要极高吞吐量的交流机和路由器芯片
  。

4. 演变与生长

CoWoS自己也在迭代：

• CoWoS-S：最经典的版本，使用Silicon Interposer（硅中介层）
  。

• CoWoS-R：使用RDL（再布线层）取代硅中介层，本钱更低，适用于互联密度要求稍低的场景
  。

• CoWoS-L：Local Silicon Interposer（局部硅中介层）与RDL混淆使用，在需要高密度互联的区域（如芯片之间）使用小块硅中介层，其他区域用RDL，平衡了性能和本钱
  。

二、InFO (Integrated Fan-Out)

InFO是台积电的另一项开创性手艺，属于扇出型（Fan-Out）封装
。它最初是为了知足苹果iPhone处置惩罚器对更薄、性能更好、集成度更高的封装需求而开发的
。

1. 工艺特点

InFO手艺的焦点是去掉了中介层和封装基板，直接使用环氧塑封料（EMC） 重构一个“假”的晶圆，并在上面制作高密度的再布线层（RDL - Redistribution Layer） 来毗连多个芯片和对外引脚
。

• 结构剖析：

• 芯片（Die）：被集成的芯片
  。

• 塑封料（EMC）：包裹芯片，形成重构晶圆
  。

• 再布线层（RDL）：在塑封体外貌制作的铜金属布线层，将芯片的触点“扇出”到更广的面积上，并实现芯片间的互连
  。

• 焊球（Solder Ball）：直接毗连到RDL上，用于毗连PCB主板
  。

• 要害工艺办法：

1. 载板贴装：将芯片（正面朝下）暂时粘贴在一个载板（Carrier）上
   。

2. 模塑（Molding）：用环氧塑封料（EMC）灌注并加热固化，将芯片包裹起来，形成一个“重构晶圆（Reconstituted Wafer）”
   。

3. 移除载板：将重构晶圆从暂时载板上取下，露出芯片背面和埋入的芯片正面触点
   。

4. 制作RDL：在塑封后的晶圆外貌举行薄膜沉积、光刻、电镀等工序，制作出多层细腻的铜布线（RDL），这些布线将各个芯片的触点毗连起来，并引到更大的节距上
   。

5. 植球：在RDL上制作焊球
   。

6. 切割：将重构晶圆切割成单个封装体
   。

2. 手艺优势

• 更薄、更轻、尺寸更小：由于省去了中介层和封装基板，InFO封装的高度和尺寸显著减小，很是适合移动装备
  。

• 性能更优：互连路径更短，镌汰了电感和电阻，提升了电源完整性和信号性能，降低了功耗
  。

• 本钱潜力：省去了腾贵的硅中介层和部分基板，在量大时具有本钱优势
  。

• 设计无邪性高：RDL层可以按需设计，支持差别数目、差别尺寸的芯片集成
  。

3. 应用场景

• 移动应用处置惩罚器（AP）：苹果的A系列和M系列芯片（如A11到最新的A17 Pro，M1等）是InFO手艺的最大用户
  。

• 射频芯片、电源治理芯片（PMIC）、网络芯片等
  。

• 物联网（IoT）和可衣着装备：对尺寸和功耗有极致要求的领域
  。

4. 演变与生长

• InFO-PoP：最具代表性的变体
  。Package on Package
  。在处置惩罚器芯片的InFO封装顶部再堆叠一颗DRAM内存芯片（如LPDDR）
  。这大大节约了手机主板空间，已成为高端手机的标准计划
  。

• InFO_oS：On Substrate，用于HPC领域，将多个芯片集成在更大的InFO封装中，然后放在基板上，对标CoWoS，但本钱更低
  。

三、CoWoS 与 InFO 焦点比照总结

结论

CoWoS和InFO是台积电针对差别市场赛道打造的两把利剑：

• CoWoS 是 “性能王者”，不吝本钱追求极致的互联带宽和盘算性能，效劳于数据中心、AI等高端市场
  。

• InFO 是 “集成与效率巨匠”，在有限的空间内实现高度集成和优良性能，主打移动消耗电子市场，平衡了性能、尺寸和本钱
  。

两者并非替换关系，而是互补共存
。它们配合组成了台积电在先进封装领域的强盛护城河，使其能够为客户提供以前沿芯片制造到高端封装的“一条龙”效劳，这也是台积电维持其手艺向导职位的要害战略之一
。随着手艺的生长，两者也在相互借鉴和融合（如CoWoS-L和InFO_oS），以知足日益重大的异质集成需求
。