尊龙凯时

由于专业

以是领先

客服热线
136-9170-9838
[→] 连忙咨询
关闭 [x]
行业动态 行业动态
行业动态
相识行业动态和手艺应用

芯片制造商正在使用演进和革命性手艺,从制造驱动设计到半导体架构师驱动设计的基础转变

尊龙凯时科技 ? 4547 Tags:多芯片架构小芯片集成先进封装

已往,大大都芯片都包括一到两项前沿手艺,主要是为了跟上每隔几年每个新工艺节点的光刻手艺的预期刷新 。这些刷新是基于行业蹊径图,该蹊径图要求随着时间的推移取得可展望但不显着的收益 。现在,随着大型语言模子和更多传感器推动的数据爆炸式增添,以及设计自己芯片的系统公司之间的竞争加剧,以及涉及人工智能的国际竞争日益强烈,芯片设计前沿的规则正在爆发相当大的转变 。

现在,渐进式刷新与处置惩罚性能的重大奔腾相连系,虽然这些刷新使盘算能力和剖析抵达了一个全新的水平,但它们也需要一套全新的权衡 。

这些转变的焦点是高度定制的芯片架构,其中一些涉及在最先进的工艺节点开发的小芯片 。并行处置惩罚险些是必定的,针对特定命据类型和操作的加速器也是云云 。在某些情形下,这些微型系统不会举行商业销售,由于它们为数据中心提供了竞争优势 。但它们也可能包括其他商用手艺,例如处置惩罚焦点或加速器或用于镌汰延迟的内存内或近内存盘算手艺,以及差别的缓存计划、配合封装的光学器件和更快的互连 。其中许多希望多年来一直处于研究或弃捐状态,现在正在周全安排 。

谷歌研究院工程研究员兼机械学习系统副总裁 Amin Vahdat 在最近的 Hot Chips 2023 聚会上的演讲中指出,今天的芯片可以解决十年前无法想象的问题,而机械学习将肩负盘算周期“越来越多的使命” 。

“我们需要改变对系统设计的看法,”Vahdat说 。“已往五、六、七年中盘算需求的增添令人震惊......虽然在[算法]希罕性方面泛起了许多立异,但当您审查[下面的图 1]时,它显示了 10 倍每个模子的参数数目一连一年 。我们还知道,盘算本钱随着参数数目的增添而超线性增添 。因此,我们为应对这一挑战而必需构建的盘算基础设施类型必需改变 。值得注重的是,若是我们试图在通用盘算上做到这一点,我们就不会抵达今天的水平 。“

”我们在已往 50 或 60 年间开发的古板盘算智慧已被扬弃 。”

芯片制造商正在使用演进和革命性手艺,以相同或更低的功耗实现性能的数目级提高,这标记着从制造驱动设计到半导体架构师驱动设计的基础转变 。

image.png


然而,这并不料味着老问题消逝了 。功耗和散热一直是设计团队头疼的问题,并且随着处置惩罚速率和数目的增添,它们变得越发难以解决 。在约莫 3GHz 之后,由于热密度更高且芯片无法散发热量,仅仅调高时钟频率就不再是一个简朴的选择 。虽然希罕数据模子和软硬件协同设计解决了在种种处置惩罚元件上运行的软件的效率,以及每个盘算周期处置惩罚更大都据的能力,但不再需要转动一个旋钮来提高每瓦性能 。

一、内存立异

然而,有许多小型和中型旋钮,其中一些从未在生产系统中使用过,由于没有经济缘故原由这样做 。随着数据的增添和架构立异的转变,这些经济学爆发了重大的转变,这一点在今年的 Hot Chips 聚会上显而易见 。

其中的选项包括内存中/近内存处置惩罚,以及更靠近数据源的处置惩罚 。这里的问题是,移动大宗数据需要大宗的系统资源——带宽、电力和时间——这对盘算有直接的经济影响 。一样平常来说,网络和处置惩罚的大部分数据都是无用的 。例如,汽车或清静系统中的视频输入中的相关数据可能仅一连一两秒,而可能需要数小时的数据举行整理 。对靠近源头的数据举行预处置惩罚,并使用人工智能来识别感兴趣的数据,意味着只需发送一小部分数据举行进一步处置惩罚和存储 。

三星首席工程师 Jin Hyun Kim 体现:“大部分能源消耗来自移动数据 。” 他指出了三种提高效率和提升绩效的解决计划:

  • 使用 HBM 举行内存处置惩罚,实现极高的带宽和功耗;

  • 使用 LPDDR 对需要高容量的低功耗装备举行内存处置惩罚

  • 使用 CXL 举行近内存处置惩罚,以适中的本钱实现极高的容量 。

image.png

内存处置惩罚已经在绘图板上酝酿了许多年,直到最近才泛起太大希望 。大型语言模子已经极大地改变了经济学,现在它变得越发有趣,大型内存供应商也没有忽视这一点 。

这一看法的新刷新是内存加速,这关于 AI/ML 的乘法累加 (MAC) 函数特殊有用,由于需要快速处置惩罚的数据量呈爆炸式增添 。使用天生式预训练 Transformer 3 (GPT-3) 和 GPT4,仅加载数据就需要大宗带宽 。与此相关的挑战有许多,包括怎样有用地做到这一点,同时最大限度地提高性能和吞吐量,怎样扩展它以处置惩罚大型语言模子中参数数目的快速增添,以及怎样建设无邪性以顺应未来的转变 。

SK hynix America 高级手艺传感司理 Yonkwee Kwon 在 Hot Chips 2023 上的演讲中体现:“我们一最先的想法是将内存作为加速器 。”“第一个目的是实现高效扩展 。但拥有高性能也很主要 。最后,我们设计的系统架构易于编程,同时最大限度地镌汰系统结构开销,但仍然允许软件客栈实现无邪性 。

image.png


二、CPU 刷新

虽然内存的转变有助于镌汰需要移动的数据量,但这只是难题的一小部分 。下一个挑战是加速主要处置惩罚元素的速率 。做到这一点的一种要领是分支展望,它基本上展望下一个操作将是什么——险些就像互联网搜索引擎的方法一样 。然而,与任何并行架构一样,要害是坚持种种处置惩罚元素充分运行,没有空闲时间,以最大限度地提高性能和效率 。

Arm 通过其 Neoverse V2 设计对这一看法举行了新的刷新,将分支与获取疏散(decoupling branch from fetch) 。其效果是通过最大限度地镌汰停留来提高效率,并从过失展望中更快地恢复 。Arm 首席 CPU 架构师 Magnus Bruce 体现:“动态馈送机制允许内核调理攻击性,并自动避免系统拥塞 。”“这些基本看法使我们能够推念头械的宽度和深度,同时坚持较短的管道以快速恢复过失展望 。”

image.png

这里的差别之处在于,整个系统的刷新来自于架构在多个点的调解,而不是大规模的改变 。例如,拆分分支展望器和获取可以将分支目的缓冲区拆分为两个级别,使其能够处置惩罚多 50% 的条目 。它还将展望器中存储的历史纪录增添了三倍,并将获取行列中的条目数目增添了一倍,从而显着提高了现实性能 。为了使其有用,该架构还将 L2 缓存加倍,从而将使用过的数据块展望和使用过的多次数据块展望脱离 。综合种种刷新,Neoverse V2 的性能是 V1 的两倍,详细取决于它在系统中饰演的角色 。

与此同时,AMD 的下一代 Zen 4 焦点由于微架构的刷新,每周期指令数增添了约 14%,由于工艺扩展,在相同电压下 5nm 下的频率提高了 16%,由于微架构和手艺的刷新,功耗降低了约 60% 。物理设计刷新 。

与 Arm 一样,AMD 也致力于刷新分支展望和获取 。AMD 研究员兼 Zen 4 首席架构师 Kai Troester 体现,由于更多的分支、每个周期更多的分支展望以及允许更多条目和每个条目更多操作的更大操作缓存,分支展望准确性获得了提高 。它还添加了 3D V 高速缓存,将每个内核的 L3 高速缓存提升至高达 96 MB,并在 256 位数据路径上使用两个一连周期提供对 512 位操作的支持 。简而言之,该设计增添了数据管道的巨细,并尽可能缩短数据必需传输的距离 。

image.png



三、平台架构系统

另一个主要趋势是一直增添的领域专用性,这对开发适用于所有应用程序的通用处置惩罚器的旧模式造成了严重破损 。现在的挑战是怎样提供实质上的大规模定制,有两种主要要领:通过硬件或可编程逻辑添加可编程性,以及开发可交流部件的平台 。

英特尔推出了一个将小芯片集成到先进封装中的框架,该封装使用其嵌入式多芯片互连桥来毗连高速 I/O、处置惩罚器内核和内存 。英特尔的目的是提供足够的定制和性能来知足客户的需求,但交付这些系统的速率比完全定制的架构要快得多,并且效果可展望 。

“这将是一个多芯片架构,”英特尔院士兼首席至强架构师 Chris Gianos 说道 。“我们可以使用这些小芯片构建结构,具有很大的无邪性 。它们都只是互操作,它为我们提供了专门优化产品焦点的维度之一 。我们将建设 E 核(超高效)的小芯片和 P 核(高性能)的小芯片 。”

英特尔还建设了一个?榛唇峁估唇种肿榧毗连在一起,以及一个支持 DDR 或 MCR 内存以及通过 CXL 毗连的内存的通用控制器 。

image.png






四、神经处置惩罚器、光学互连

纵然关于 Hot Chips 聚会来说,新要领和新手艺的清单也是亘古未有的 。它批注业界正在何等普遍地寻找增添功率和降低功率的新要领,同时仍然关注面积和本钱 。PPAC 仍然是焦点,但差别应用程序和用例的权衡可能很是差别 。

IBM 研究员 Dharmendra Modha 体现:“人工智能的运营支出和资笔僻出正在变得不可一连 。”他增补道,“架构胜过摩尔定律 。”

关于 AI/ML 应用来说,精度也至关主要 。IBM 的设计包括一个支持混淆精度的向量矩阵乘法器,以及具有 FP16 精度的向量盘算单位和激活函数单位 。别的,处置惩罚是在距离内存几微米的规模内完成的 。“不保存依赖于数据的条件分支,”他说 。“没有缓存未掷中、没有停留、没有推测执行 。”

image.png

重大芯片的一个要害挑战不但是在内存和处置惩罚器之间移动数据,并且还在于芯片周围的数据移动 。片上网络和其他互连结构简化了这一历程 。硅光子学已经使用了一段时间,特殊是关于高速网络芯片,并且光子学在机架中的效劳器之间施展着作用 。可是否或何时转移到芯片层面仍不确定 。只管云云,这一领域的事情仍在继续,凭证芯片行业的大宗采访,光子学受到了许多公司的关注 。

Lightelligence 工程副总裁 Maurice Steinman 体现,他的公司已经开发出专门构建的基于光子学的加速器,其速率比 GPU 快 100 倍,并且功耗显着降低 。该公司还开发了片上光学网络,更多的是使用硅中介层作为使用光子而不是电子毗连小芯片的介质 。

“纯电气解决计划面临的挑战是,随着距离的衰减,仅在最近的邻人之间举行通讯确实变得切实可行,”Steinman说 。“若是[芯片]左上角有一个效果需要与右下角通讯,那么它需要遍历许多跳 。这给认真分派资源的软件组件带来了问题,由于它需要思量接下来的几个棋步以阻止拥塞 。”

image.png

五、可一连性、可靠性和未来

随着所有这些转变,另外两个问题也泛起了 。一是可一连性 。随着更多的数据由更多的芯片处置惩罚,挑战甚至将集中在能源消耗上,更不必说镌汰碳足迹了 。更多更高效的装备并纷歧定会消耗更少的电力,并且制造所有这些装备都需要能源 。

一段时间以来,数据中心一直是人们关注的目的 。十年前,普遍认同的统计数据是数据中心消耗了地球上所有发电量的 2% 到 3% 。美国能源效率和可再生能源办公室体现,数据中心约占美国总用电量的 2% 。这些数字并不总是准确的,由于绿色能源有多种,制造和接纳太阳能电池板和风车叶片也需要能源 。但很显着,消耗的能源量将随着数据的增添而继续增添,纵然它没有以相同的速率跟踪 。

Hot Chips 以及其他聚会上的许多演讲都将可一连生长作为目的 。只管基础数据可能有所差别,但事实上,这是许多芯片制造商的企业强制要求,这一点意义重大 。

第二个尚未解决的问题是可靠性 。许多新芯片设计也比前几代芯片重大几个数目级 。已往,主要问题是基板上可以塞满几多晶体管以及怎样阻止芯片熔化 。现在,数据路径和分区云云之多,散热只是众多因素之一 。随着越来越多的数据被分区、处置惩罚、重新聚合和剖析,效果的准确性和一致性可能更难以确定和包管,特殊是当装备老化水平差别并以意想不到的方法交互时 。

别的,谷歌研究院高级研究员兼高级副总裁 Jeff Dean 体现,模子正在从简单模态转变为多种模态(图像、文本、声音和视频),从麋集模子转向希罕模子 。“动力、可一连性和可靠性确实很主要,”他说,并指出许多有关人工智能训练和 CO 2排放的数据都具有误导性 。“若是你使用准确的数据,事情并没有那么恐怖 。”

六、芯片封装洗濯:

尊龙凯时科技研发的水基洗濯剂配合合适的洗濯工艺能为芯片封装条件供清洁的界面条件 。

水基洗濯的工艺和装备设置选择对洗濯细密器件尤其主要,一旦选定,就会作为一个恒久的使用和运行方法 。水基洗濯剂必需知足洗濯、漂洗、干燥的全工艺流程 。

污染物有多种,可归纳为离子型和非离子型两大类 。离子型污染物接触到情形中的湿气,通电后爆发电化学迁徙,形成树枝状结构体,造成低电阻通路,破损了电路板功效 。非离子型污染物可穿透PC B 的绝缘层,在PCB板表层下生长枝晶 。除了离子型和非离子型污染物,尚有粒状污染物,例如焊料球、焊料槽内的浮点、灰尘、灰尘等,这些污染物会导致焊点质量降低、焊接时焊点拉尖、爆发气孔、短路等等多种不良征象 。

这么多污染物,究竟哪些才是最备受关注的呢?助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中,它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种因素,焊后必定保存热改性天生物,这些物质在所有污染物中的占有主导,从产品失效情形来而言,焊后剩余物是影响产品质量最主要的影响因素,离子型残留物易引起电迁徙使绝缘电阻下降,松香树脂残留物易吸附灰尘或杂质引发接触电阻增大,严重者导致开路失效,因此焊后必需举行严酷的洗濯,才华包管电路板的质量 。

尊龙凯时科技运用自身原创的产品手艺,知足芯片封装工艺制程洗濯的高难度手艺要求,突破外洋厂商在行业中的垄断职位,为芯片封装质料周全国产自主提供强有力的支持 。

推荐使用尊龙凯时科技水基洗濯剂产品 。




尊龙凯时 - 人生就是博!
[图标] 联系尊龙凯时
效劳热线
效劳热线:
在线相同
在线相同:
连忙咨询
审查更多联系、反响方法 尊龙凯时 - 人生就是博!
[↑]
申请
[x]
*
*
标有 * 的为必填
网站地图