克日
，清华大学集成电路学院教授吴华强团队研制出一颗新型芯片
，能高效“片上学习”不少人工智能使命。这颗芯片的焦点元器件是“忆阻器”
，架构是“存算一体”
，立异点在于能耗只有通例系统的3%
，研究水平很高
，2023年9月14日在线揭晓在《科学》上。

美国芯片工业出口管制的配景下
，芯片话题自带热度
，清华的这个高水平芯片效果
，引发了不少人的兴趣
，希望看到中国芯片手艺的新突破
，但又感受看不懂
，这里我们需要关注“存算一体”、“忆阻器”以及“片上学习”这三个点
，以及它们的协统一体化。

一样平常的编程
，大多是在软件层面举行
，其中“软硬件连系”、“嵌入式编程”指的是开发者能够对传感器、相机之类的硬件外设举行毗连、SDK挪用
，但不需要知道硬件细节。

再深入
，编程可以延伸到操作系统、指令集层面
，这要求开发者对整个盘算系统更为相识
，用汇编语言之类的步伐或者绕开通俗编程与界面工具的限制
，直接对系统举行深层挪用
，进而提高效率
，但这照旧在软件层面
，头脑都是基于0-1数值逻辑的。

继续深入
，就涉及到到芯片层面。由于芯片和系统架构决议了盘算系统的特征
，有一定实力的公司会直接使用芯片举行开发
，甚至自研重大的芯片。现在阶段
，制造芯片与古板IT工业01逻辑有区别
，更像是一个在硅片上以纳米标准绣花的物理化学历程
，它的基础是半导体元器件。以是
，芯片设计
，是IT业真正“软硬兼修”的毗连环节。它一头要明确指令集、操作系统、程序逻辑、人工智能等软件知识
，一头又要和元器件、芯片架构等底层硬件知识打交道。

近年来
，由于神经网络、深度学习的盛行
，业界在芯片设计层面临神经网络的研究也很热门。清华的忆阻器芯片
，就是把以上种种知识综合到一起
，深入明确之后的立异。在这个层面
，怎样存储、更新数据
，都需要深入思索
，并作出立异。

虽然忆阻器与交织阵列展现了潜在的性能
，可是要现实做出芯片应用
，体现忆阻器的优点
，照旧个相当有挑战性的事——这需要对机械学习算法、系统架构、元器件设计、芯片设计、芯片制造都有相当的相识
，才华做出完整的验证系统。而清华作者们就是详细实现了一个基于忆阻器交织阵列的新架构芯片
，能算是完全集成（fully integrated）的忆阻器芯片
，并通过一系列人工智能使命上展现了芯片架构的优点与潜力。

清华团队开发的忆阻器芯片架构叫STELLAR
，有两个忆阻器交织阵列数组
，大一些的是2T2R的
，有1568*100个忆阻器
，在神经网络模子中代表784*100的权重矩阵。小一些的是1T1R的
，有100*20个忆阻器
，代表100*10的权重矩阵（注重不是100*20）。两个忆阻器交织阵列组合成了784*100*10的一个三层神经网络结构
，用于完成一些小型的人工智能算法使命。

这两个Crossbar各有特征。大的是2T2R的
，内里的权重是“off-chip”离线训练好的
，然后上传到交织阵列内里
，它的特点是可以并行盘算矩阵乘法
，节点数多
，展现了“存算一体”的优良特征。小的是1T1R的
，规模小
，可是后面附带权重更新逻辑
，可以在芯片内训练更新网络权重
，展现了“片上学习”（on-chip learning）的功效。

两个忆阻器交织阵列连系CMOS芯片制造工艺
，真的造出来了
，上图是2T2R Crossbar的局部切片图。这个生产工艺良率靠近100%
，切片图像清晰。忆阻器元器件的制造应该不是难题了
，质料也从二氧化钛酿成了几种物质复合
，元器件性能应该尚有提升空间。

芯片上面也是有许多CMOS晶体管的
，有辅助焦点？榈闹鼙叩缏
，处置惩罚神经网络前向推导、反向撒播学习的逻辑Ｉ杏蠥DC转换
，将两个忆阻器交织阵列的模拟物理量输出转换成数字。应用这颗芯片
，着实就是用内里两个权重矩阵的推理与训练功效。

这芯片可以自力地作为一个神经网络运作
，也可以在外面再加上一些层
，作为网络的一部分。如实现CNN网络时
，前面需要在外接电脑上实现一些卷积层
，用这两个矩阵当最后的全毗连层输出。

测试与训练时
，需要外接的装备对这芯片传入数据、吸收效果。整个测试系统搭建起来后
，就是一个完整的系统
，可以对芯片的性能举行完整的测试。测试的神经网络功效相对简朴但能展现特征
，例如
，输出是10个节点
，正好对应0-9的10个数字
，可以用来测MINST数据集里的手写数字识别。

芯片架构叫STELLAR
，是“sign- and threshold-based learning”的简称
，指的是训练中的立异。如上图
，W1是大的交织阵列
，输入向量X进来
，乘以矩阵W1
，再用激活函数（Activation function）ReLU变换——着实很简朴
，负数变0
，正数稳固——酿成向量Y1。Y1再乘以矩阵W2
，再ReLU变换
，成为输出向量Y2。Y2与训练样本T较量
，天生误差向量E。

清华团队的立异是
，对W2的训练
，先将Y1、Y2、E三个向量的符号抽出来
，实验更好的权重更新步伐。其起点是
，一个权重是用一正一负两个忆阻器存储的
，可以选择性凭证符号
，一列一起更新。这是深入思索反向撒播的权重更新算法
，连系元器件架构
，实现了忆阻器潜在的并行功效。如图
，权重更新分为SET和RESET两个办法
，SET办法只对正的符号更新正Cell
，对负的符号更新负Cell
，而RESET正相反。这样SET和RESET划分都可以按列并行加速了。

另一个立异是
，在误差向量E上加一个threshold
，预先将一些细小的误差过滤掉
，这样给出的符号向量
，训练性能更优。这个threshold是可设置的
，对差别的网络模子可以设置响应的过滤门限值
，这应该是连系SET和RESET特征的进一步优化。

这个STELLAR架构
，是为展现高效的片上学习功效。清华团队举行了多项测试
，如追逐光点的运动小车。光点在前面一个车的尾灯上
，后面的运动小车用摄像头拍前面的图像
，用忆阻器芯片盘算决议操控行动。夜晚的追光功效用CNN网络事先训练好了
，前6个卷积层在PC上实现
，后面512*100*10的两个全毗连层权重转移到两个忆阻器交织阵列上了。

实验批注
，晚上衔接灯体现不错。可是白天由于没训练
，就追得欠好。网络白天图像
，对后一个1T1R的忆阻器交织阵枚举行“片上学习”。只要100次训练就有大幅提升
，白天也能跟好了
，同时晚上也照旧能更好。

另一个实验是
，事先将识别数字0、2-9的9个数字的网络训练好
，784*100*10的网络权重转移到忆阻器芯片里（正好全用上了）
，居心不训练数字1。之后再把1的样本放上来
，对后一个忆阻器交织阵枚举行训练
，只要100个样本
，1也能认了
，识别率从7%提升到93%
，老的数字识别率只是从95.3%微降到93.2%
，这说明芯片能顺应新类型的学习样本。

尚有语音识别演示
，女声提前训练好
，男声在片上学习
，也能学成；雇ü齊esNet网络的例子
，展示了架构的可扩散性。这些人工智能使命
，以及网络架构
，按现在的深度学习希望来看
，都是较为基础的（都还算是适用）
，可是用忆阻器芯片来演示展现特征
，是文章的立异。

在字符识别测试时
，清华团队还用48天举行了重复测试
，效果是稳固的。这说明忆阻器芯片里的权重是稳固的
，这是芯片能适用的主要特征。

可以看出
，这颗忆阻器芯片是真的有“存算一体”的特征。矩阵权重就在芯片里
，盘算历程也是在芯片里完成的
，并且尚有神经形态处置惩罚器的仿生特征。

通过STELLAR架构并行加速等立异
，相对专用集成电路（ASIC）加速的通例系统
，清华团队实现了35倍的能耗效率
，这是芯片架构的突出亮点。STELLAR架构里
，不需要高能耗的write verification
，在能耗效率上很是有优势。并且这是一颗相对完整自力的忆阻器芯片
，较为系统地展示了忆阻器在神经网络盘算方面的潜力
，关于边沿盘算有突破性意义。

通过以上的先容
，我们再看新闻通稿的内容
，就会明确多了（以下为通稿原文）：

● 全球首颗全系统集成的、支持高效片上学习（机械学习能在硬件端直接完成）的忆阻器存算一体芯片
，在支持片上学习的忆阻器存算一体芯片领域取得重大突破。

● 该芯片有望增进人工智能、自动驾驶、可衣着装备等领域生长。

● 芯片包括支持完整片上学习所必需的所有电路？
，乐成完成图像分类、语音识别和控制使命等多种片上增量学习功效验证
，展示出高顺应性、高能效、高通用性、高准确率等特点
，有用强化智能装备在现实应用场景下的学习顺应能力。

● 相同使命下
，该芯片实现片上学习的能耗仅为先进工艺下专用集成电路（ASIC）系统的3%
，展现出卓越的能效优势
，极具知足人工智能时代高算力需求的应用潜力
，为突破冯·诺依曼古板盘算架构下的能效瓶颈提供了一种立异生长路径。

通过以上的讨论也能看出
，清华忆阻器芯片主要照旧在性能探索层面
，大规模进入工业适用还需要进一步优化。由于基于通例芯片的人工智能系统已经大规模应用了
，深度学习取得突破后
，识别性能相当好
，一些应用本钱很低。

现在来看
，忆阻器芯片能够承载的网络规Ｕ站捎邢
，识别的准确率只是90%多
，离100%尚有不小的距离
，和工业应用的高可靠性标准照旧有点差别。一些重大应用使用了规模很大的深度神经网络DNN
，忆阻器交织阵列只能在内里占部分环节
，整个应用照旧需要以古板的冯·诺依曼结构为基础。

也就是说
，简朴的神经网络应用
，古板的架构已经够好
，能耗和本钱都够低。重大的应用
，古板架构是有“冯·诺依曼瓶颈”
，能耗高很需要刷新
，忆阻器芯片现阶段还缺乏以在重大应用中充分验展作用。可是
，忆阻器芯片确实展现出了并行加速与高效存储的特征
，这让人很感兴趣
，相信未来会有更多希望。