只管先进封装很是重大并且涉及多种手艺
，但互连手艺仍然是其焦点
。本文将先容封装手艺的生长历程以及 SK 海力士最近在资助推动该领域生长方面所做的起劲和取得的成绩
。 

互连在先进封装中的主要性

除了开发种种工艺以在晶圆厂实现细腻图案外
，还周全起劲推进封装工艺中的互连手艺
。因此
，开发了以下四种类型的互连手艺：引线键合、倒装芯片键合、硅通孔 (TSV) 键合以及小芯片混淆键合
。

1硅通孔 (TSV)：一种笔直互连通路（通孔）
，完全穿过硅芯片或晶圆
，以实现硅芯片的堆叠
。

2 Chiplet：按用途（例如控制器或高速存储器）划分芯片并将其制造为单独的晶圆
，然后在封装历程中重新毗连的手艺
。

3下述产品未接纳混淆键合
。规格为预计值
。

图 1. 互连方规则格表
。（这些规格是应用每种互连手艺的主要产品的示例
。）

一、引线键合

引线键合是第一种开发的互连要领
。通常
，具有优异电性能的质料（例如金、银和铜）被用作毗连芯片和基板的导线
。这是最具本钱效益且可靠的互连要领
，但由于其电气路径较长
，因此不适合需要高速操作的较新装备
。因此
，这种要领被用于不需要快速操作的移动装备中使用的移动 DRAM 和 NAND 芯片
。 

二、倒装芯片接合

倒装芯片接合 战胜了引线键合的弱点
。其电气路径的长度是引线键合的十分之几
，使其适合高速操作
。与在芯片级执行的引线键合相比
，在晶圆级举行处置惩罚的倒装芯片键合还提供了卓越的生产率
。因此
，它被普遍应用于CPU、GPU和高速DRAM芯片的封装
。别的
，由于可以在芯片的整个侧面形成凸块
，因此可以比引线键合拥有更多的输入和输出 (I/O)
，从而有可能提供更高的数据处置惩罚速率
。然而
，倒装芯片接合也有其自身的弱点
。首先
，难以举行多芯片堆叠
，这关于需要高密度的存储产品来说是倒运的
。别的
，只管倒装芯片键合可以比引线键合毗连更多的 I/O
，和有机 PCB 间距阻止毗连更大都目的 I/O
。为了战胜这些限制
，开发了 TSV 键合手艺
。 

三、硅通孔 (TSV) 键合

TSV不接纳古板的布线要领来毗连芯片与芯片
，而是通过在芯片上钻孔并填充金属等导电质料以容纳电极来笔直毗连芯片
。制作带有TSV的晶圆后
，通过封装在其顶部和底部形成微凸块
，然后毗连这些凸块
。由于 TSV 允许凸块笔直毗连
，因此可以实现多芯片堆叠
。最初
，使用 TSV 接合的客栈有四层
，厥后增添到八层
。最近
，一项手艺使得堆叠 12 层成为可能
，并于 2023 年 4 月SK hynix 开发了其 12 层 HBM3
。虽然 TSV 倒装芯片接合要领通常使用基于热压的非导电薄膜 (TC-NCF)
，但 SK hynix 使用 MR-MUF 4 工艺
，可以镌汰堆叠压力并实现自瞄准
。5这些特征使 SK hynix 能够开发出天下上第一个 12 层 HBM3
。 

4大规
；亓髂Ｋ艿撞刻畛洌∕R-MUF）：将半导体芯片堆叠起来
，并将液体
；ぶ柿献⑷胄酒涞目占
，然后硬化以
；ば酒椭芪У缏返墓ひ
。与在每个芯片堆叠后应用薄膜型质料相比
，MR-MUF 是一种更高效的工艺
，并提供有用的散热
。

5自瞄准：在 MR-MUF 工艺时代通过大规
；亓鹘酒匦露ㄎ坏阶既返奈恢
。在此历程中
，热量被施加到芯片上
，导致相关凸块在准确的位置熔化并硬化
。

如上所述
，引线、倒装芯片和 TSV 键合在封装工艺的各个领域中施展着各自的作用
。只管云云
，最近泛起了一种新的互连手艺
，称为铜对铜直接键合
，它是混淆键合的一种
。 

四、与小芯片的混淆键合

6界面键合：相互接触的两个物体的外貌通太过子间力连系在一起的键合
。

只管小芯片的功效是该手艺的一个显着优势
，但接纳它们的主要缘故原由是本钱效益
。当所有功效都在单个芯片上实现时
，芯片尺寸会增添
，并且不可阻止地导致晶圆生产历程中良率的损失
。别的
，虽然芯片的某些区域可能需要腾贵且重大的手艺
，但其他区域可以使用更自制的古板 手艺来完成
。因此
，由于芯片无法疏散
，制造工艺变得腾贵
，因此纵然只有很小的面积需要细腻手艺
，也要将细腻手艺应用于整个芯片
。然而
，小芯片手艺能够疏散芯片功效
，从而可以使用先进或古板的制造手艺
，从而节约本钱
。 

虽然chiplet手艺的看法已经保存十多年了
，但由于缺乏能够互连芯片的封装手艺的生长
，它并没有被普遍接纳
。然而
，芯片到晶圆 (C2W) 混淆键合的最新希望显着加速了小芯片手艺的接纳
。C2W 混淆键合具有多种优势
。首先
，它允许无焊料键合
，从而镌汰键合层的厚度、缩短电气路径并降低电阻
。因此
，小芯片可以高速运行而无需任何妥协——就像单个芯片一样
。其次
，通过直接将铜与铜接合
，可以显着减小凸块上的间距
。现在
，使用焊料时很难实现 10 微米 (μm) 或更小的凸块间距
。然而
，铜对铜直接键合可以将间距减小到小于一微米
，从而提高芯片设计的无邪性
。第三
，它提供了先进的散热功效
，这一封装功效在未来只会继续变得越来越主要
。最后
，上述的薄粘合层和细间距影响了封装的形状因数
，因此可以大大减小封装的尺寸
。 

然而
，与其他键合手艺一样
，混淆键合仍然需要战胜挑战
。为了确保稳固的质量
，必需在纳米标准上刷新颗？刂
，而控制粘合层的平整度仍然是一个主要障碍
。同时
，SK海力士妄想使用最高功率的封装解决计划来开发混淆键合
，以便将其应用于未来的HBM产品
。

虽然SK海力士现在正在开发混淆键合
，以应用于其即将推出的高密度、高堆叠HBM产品
，但该公司此前已在2022年乐成为HBM2E接纳混淆键合堆叠八层
，同时完成电气测试并确
；究煽啃
。这是一项重大壮举
，由于迄今为止大大都混淆键合都是通过单层键合或两个芯片面扑面堆叠来完成的
。关于 HBM2E
，SK 海力士乐成堆叠了 1 个基础芯片和 8 个 DRAM 芯片
。 

混淆键合是封装行业中最受关注和关注的键合手艺
。集成器件制造商、代工厂以及任何能够生产先进封装的公司都专注于混淆键合
。如上所述
，只管该手艺具有众多优势
，但仍有很长的路要走
。通过其领先的 HBM手艺
，SK海力士将开发除混淆键合之外的种种封装手艺
，以资助封装手艺清静台解决计划抵达亘古未有的水平
。 

作者：Ki-ill Moon
，SK 海力士 PKG 手艺开发主管