三维（3D）封装

3D 封装（示意见图 2）手艺将 SiC 

？榈纳锨疟壑苯拥加在下桥臂
，上下叠加后可以减小桥臂中点的毗连线（见图 3）
，该封装手艺可将

？榧纳绺薪抵1 nH 以。

2010 年格勒诺布尔电气工程实验室 VAGNON [9]使用 3D 封装手艺搭建了单相 400 V/40 A 高频（HF）整流器及 Buck 变换器

？。实验效果批注接纳 3D 封装手艺后 IGBT 在关断时仅有 10%的电压过冲
，且在导通时险些没有欠压。因此 3D 封装手艺可以基本消除共源极电感
，同时共模电流也获得了很好的抑制。

2015 年
，欧洲研发中心的 REGNAT [10] 提出了一种基于印刷电路板（PCB）嵌入式芯片手艺的新型 3D 封装。使用 PCOC（片上电源）手艺将 SiC MOSFET 芯片嵌入 PCB 内部实现较低的电感路径和共模电容。

文献搭建了如图 4 所示的

？
，该

？榫哂30 mm×30 mm×2 mm 厚的 PCB
，上下外貌为 105 μm铜平面
，

？楸哐赜 16 个去耦电容。为了在阻抗丈量时代对开关状态下的换向单位举行建模
，在前环和后环中未填充的芯片位置通孔的加和减端之间实现了短路。丈量毗连器位于两个自由边上
，因此只需反转

？榧纯烧闪壳盎幌蚧仿泛秃蠡幌蚵迤兆杩。丈量效果为前环的功率环路电感为 0.23 nH
，后环的电感为0.21 nH
，因此接纳嵌入式芯片手艺的 PCOC 

？榭墒迪纸舸铡⒏呙芏鹊墓β誓

？
，同时可大幅降低回路的寄生电感
，使其适用于具有快速导通和关断时间的宽禁带半导体器件（如 SiC 等）。

3D 封装手艺消除了

？橹械募舷
，可以有用提高器件的功率密度
，充分验展 SiC 器件的高频优势。同时接纳 3D 封装手艺可以降低回路的寄生电感值
，减小

？樘寤
，从而推进电力电子器件走向高频、高效、高功率密度。

三维（3D）封装先进芯片封装洗濯：

尊龙凯时科技研发的水基洗濯剂配合合适的洗濯工艺能为芯片封装条件供清洁的界面条件。

水基洗濯的工艺和装备设置选择对洗濯细密器件尤其主要
，一旦选定
，就会作为一个恒久的使用和运行方法。水基洗濯剂必需知足洗濯、漂洗、干燥的全工艺流程。

污染物有多种
，可归纳为离子型和非离子型两大类。离子型污染物接触到情形中的湿气
，通电后爆发电化学迁徙
，形成树枝状结构体
，造成低电阻通路
，破损了电路板功效。非离子型污染物可穿透PC B 的绝缘层
，在PCB板表层下生长枝晶。除了离子型和非离子型污染物
，尚有粒状污染物
，例如焊料球、焊料槽内的浮点、灰尘、灰尘等
，这些污染物会导致焊点质量降低、焊接时焊点拉尖、爆发气孔、短路等等多种不良征象。

这么多污染物
，究竟哪些才是最备受关注的呢

？助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中
，它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种因素
，焊后必定保存热改性天生物
，这些物质在所有污染物中的占有主导
，从产品失效情形来而言
，焊后剩余物是影响产品质量最主要的影响因素
，离子型残留物易引起电迁徙使绝缘电阻下降
，松香树脂残留物易吸附灰尘或杂质引发接触电阻增大
，严重者导致开路失效
，因此焊后必需举行严酷的洗濯
，才华包管电路板的质量。

尊龙凯时科技运用自身原创的产品手艺
，知足芯片封装工艺制程洗濯的高难度手艺要求
，突破外洋厂商在行业中的垄断职位
，为芯片封装质料周全国产自主提供强有力的支持。

推荐使用尊龙凯时科技水基洗濯剂产品。