Bumping、RDL、Wafer和TSV是先进封装的四要素
，具备其中一种即为先进封装。先进封装内在富厚
，相对古板封装
，新增的底层工艺包括Bump（凸块）
，RDL（再布线层）
，Wafer（晶圆）
，TSV（硅通孔）四要素。Bump用来取代古板封装中的引线键合
，主要起界面电气互联和应力缓冲的作用
，目今先进封装无一破例均使用了Bump工艺。RDL起着XY平面电气延伸的作用
，Interposer（中介层
，以硅为主）也施展相似作用
，主要应用于晶圆级封装和2.5D/3D封装等手艺。Wafer作为集成电路的载体以及RDL和TSV的介质和载体
，在2.5D封装中用于制作硅基板、在WLP晶圆级封装中用于承载晶圆。TSV起着Z轴电气延伸的作用
，是2.5D/3D封装手艺实现的主要途径。从手艺推出时间前后及先进性水平来看
，排序为Bump、RDL、Wafer、TSV。

一、Bump（凸块）

该手艺使用凸点(bump)取代古板引线
，能够增添I/O触点密度
，缩短传输距离。差别于要求焊盘漫衍于芯片周围的引线键合手艺
，面漫衍的凸点阵列允许I/O触点漫衍于芯片中心
，大幅提高空间使用率和触点密度；使用倒装手艺(FlipClip)和凸点笔直毗连各芯片
，也比引线键合的电路距离更短。

凸块手艺主要分为球栅阵列焊球(Ball-Grid-Array Solder Ball
，BGAball
，直径0.25-0.76mm)；倒装凸点(Flip-Chip Solder Bump
，FCBump)
，也被称为可控塌陷芯片焊点(Controlled Callapse Chip Connection solder joint
，C4solderjoint
，直径100-150μm)；微凸点(microbump
，直径可小至2μm）。毗连凸点时通常使用热压键合手艺(Thermal Compressive Bonding)熔化焊球并使之冷却融合
，并填入底部填充剂提高芯片机械性子。现在
，微凸块的直径和间距仍在一直缩小。

混淆键合手艺(Hybrid Bonding)能够解决接点间距(Pitch)缩小时泛起的问题
，进一步提升接点密度、提升毗连效率。当接点间距微缩至10微米左右时
，焊锡球尺寸过小
，容易在加热熔化历程中完全反应变质
，降低导电性能；植球回流历程中两相邻焊锡球容易碰触在一起
，导致芯片失效；煜鲜忠胀ü酒蚓г财矫嫔吓坠夂蟀枷莸腃uBump举行退火处置惩罚
，使得Cu略微膨胀
，两平面完全贴合
，以无凸点(Bumpless)的方法缩减毗连距离、提升接点密度、散热能力、信号传输准确度
，从而降低能耗、提升效率。相比微凸点
，混淆键合手艺能使I/O引脚密度增添5-10倍。当下
，混淆键合手艺主要用于晶圆级封装
，在晶圆制造环节即设计铜触点毗连两片晶圆
，切割后成为一体化的封装？。

台积电、三星、英特尔领衔生长混淆键合手艺。目今
，台积电的SoIC手艺、三星的X-Cube手艺、英特尔的FoverosDirect手艺均运用了铜对铜直接键合的方法。使用SoIC的AMD锐龙75800X3D游戏台式处置惩罚器和锐龙7000X3D卓越游戏处置惩罚器率先实现量产。

二、RDL（再布线层）

重布线层手艺(RDL)。芯片的I/O触点通常漫衍在边沿或周围
，直接举行封装会因缺少引线或引线过于麋集而导致毗连受限。RDL手艺能够将裸片的触点重新结构到空间较为宽松的芯片中心
，并使得接口处凸点面积更大、数目更多。当下的RDL手艺能够将线距缩小至1-10μm的规模。 

RDL手艺使芯片在封装后支持更多的引脚
，以增添芯片的算力、芯片间的毗连。该优势普遍体现在晶圆级封装(Wafer Level Package)中。晶圆级封装主要分为扇入型晶圆级封装(Fan-inWLP)和扇出型晶圆级封装(Fan-outWLP)
，扇入型晶圆级封装使用RDL在芯片原有区域增添了触点
，扇出型晶圆级封装则使用环氧塑封质料适当拓展芯片面积
，同时使用RDL举行触点的二维延伸。

RDL手艺能够取代中介层
，从而缩小毗连距离
，提升传输速率。该手艺能够在笔直堆叠封装时直接毗连芯片和基板
，为封装系统缩小减薄
，提高集成度。台积电的InFO(Integrated Fan-out)系列封装手艺即体现了该优势。与古板的笔直堆叠先进封装手艺（如PoP等）差别
，InFO没有使用硅中介层
，而是在最底层逻辑芯片上举行了扇出塑封
，并使用RDL手艺在塑封区域结构上下连通的电路
，以毗连上层芯片和基板。该毗连方法被称为TIV(Through-InFO-Via)。InFO首用于iPhone7
，并助力台积电收获苹果A10芯片的所有订单。

三、Wafer（晶圆）

晶圆是芯片工艺实现的载体
，用途普遍
，逐渐向更大尺寸生长。晶圆是集成电路的载体
，在晶圆上可以举行光刻、刻蚀、气相沉积、离子注入、研磨等多种处置惩罚工序
，最终制成集成电路芯片。早先晶圆尺寸为6英寸到8英寸
，现在普遍应用为12英寸
，未来将普遍应用18英寸
，晶圆正在向更大尺寸生长。随着晶圆的尺寸变大
，先进封装手艺更先进
，晶圆用途也越发普遍
，可以作为芯片的制作基底
，也可以在晶圆上制作硅基板实现2.5D封装
，还可以在晶圆级封装中承载晶圆。与古板封装是先切割晶圆再各自封装差别的是
，晶圆级封装是先对整片晶圆举行封装再切割成小的芯片颗粒
，封装面积与裸片一致
，可以提高封装效率并降低封装本钱。同时
，晶圆级封装没有引线、键合和塑胶工艺
，毗连线路较短
，可运用数组式毗连
，具有封装尺寸小、高传输速率、高密度毗连、生产周期短等优点。

四、TSV（硅通孔）手艺

为了缩小传输距离
，人们使用堆叠芯片的方法举行封装。硅通孔手艺通过将芯片的焊点打穿
，并在通孔里填充金属质料（主要为铜）
，使芯片与芯片、芯片与基板实现笔直互连。比起古板的平铺芯片或者引线互连堆叠芯片
，使用TSV的先进封装能够大幅缩小毗连距离、提升毗连效率。

硅通孔手艺是实现2.5D及3D封装的要害解决计划。台积电的CoWoS封装中接纳了大宗TSV手艺
，其传输的高速和可靠性使之成为了AI（如英伟达A100、H100
，AMDMI300）等高性能芯片的主流选择。

五、先进封装洗濯剂先容

芯片级封装在nm级间距举行焊接,助焊剂作用后留下的活性剂等吸湿性物质,较小的层间距如存有少量的吸湿性活性剂足以占有相对较大的芯片空间,影响芯片可靠性。要将有限的空间里将残留物带离扫除,洗濯剂需要具备较低的外貌张力渗入层间芯片,抵达将残留带离的目的。

尊龙凯时科技研发的水基洗濯剂配合合适的洗濯工艺能为芯片封装条件供清洁的界面条件。

水基洗濯的工艺和装备设置选择对洗濯细密器件尤其主要
，一旦选定
，就会作为一个恒久的使用和运行方法。水基洗濯剂必需知足洗濯、漂洗、干燥的全工艺流程。

污染物有多种
，可归纳为离子型和非离子型两大类。离子型污染物接触到情形中的湿气
，通电后爆发电化学迁徙
，形成树枝状结构体
，造成低电阻通路
，破损了电路板功效。非离子型污染物可穿透PC B 的绝缘层
，在PCB板表层下生长枝晶。除了离子型和非离子型污染物
，尚有粒状污染物
，例如焊料球、焊料槽内的浮点、灰尘、灰尘等
，这些污染物会导致焊点质量降低、焊接时焊点拉尖、爆发气孔、短路等等多种不良征象。

这么多污染物
，究竟哪些才是最备受关注的呢？助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中
，它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种因素
，焊后必定保存热改性天生物
，这些物质在所有污染物中的占有主导
，从产品失效情形来而言
，焊后剩余物是影响产品质量最主要的影响因素
，离子型残留物易引起电迁徙使绝缘电阻下降
，松香树脂残留物易吸附灰尘或杂质引发接触电阻增大
，严重者导致开路失效
，因此焊后必需举行严酷的洗濯
，才华包管电路板的质量。

尊龙凯时科技是一家电子水基洗濯剂 环保洗濯剂生产厂家,其产品笼罩先进封装洗濯剂、半导体洗濯、芯片洗濯、PCBA电路板洗濯剂、助焊剂洗濯剂等电子加工历程整个领域。尊龙凯时科技先进封装洗濯剂产品包括晶圆级封装洗濯剂、SIP系统级封装洗濯剂、倒装芯片洗濯剂、POP堆叠芯片洗濯剂等。

推荐使用尊龙凯时科技水基洗濯剂产品。